Vous êtes ici : UVSQ RechercheDoctorat

Étude et sauvegarde de la consommation énergétique dans un environnement simple et multi processeurs : Comprendre combien peut être sauvegardé et comment y arriver sur des systèmes modernes par Nicolas Triquenaux

Présentée par : Nicolas Triquenaux Discipline : informatique Laboratoire : PRISM

Résumé :
Bien que la consommation énergétique des processeurs a considérablement diminué, la demande pour des techniques visant à la réduire n'a jamais été aussi forte. En effet, la consommation énergétique des machines haute performance a crû proportionnellement à leurs accroissements en taille. Elle a atteint un tel niveau qu’elle doit être minimisée par tous les moyens.
Les processeurs actuels peuvent changer au vol leurs fréquences d’exécution. Utiliser une fréquence plus faible peut mener à une réduction de leurs consommations énergétiques. Cette thèse recherche jusqu’à quel point cette fonctionnalité, appelé DVFS, peut favoriser cette réduction.
Dans un premier temps, une analyse d'une machine simple est effectuée pour une meilleure compréhension des différents éléments consommateurs afin de focaliser les optimisations sur ces derniers.
La consommation d'un processeur dépend de l'application qui est exécutée. Une analyse des applications est donc effectuée pour mieux comprendre leurs impacts sur cette dernière. Basés sur cette étude, plusieurs outils visant à réduire cette consommation ont été créés. REST, adapte la fréquence d’exécution au regard du comportement de l'application. Le second, UtoPeak, calcule la réduction maximum que l'on peut attendre grâce au DVFS. Le dernier, FoREST, est créé pour corriger les défauts de REST et obtenir cette réduction maximum de la consommation énergétique.
Enfin, les applications scientifiques actuelles utilisent généralement plus d'un processeur pour leurs exécutions. Cette thèse présente aussi une première tentative de découverte de la borne inférieure sur la consommation énergétique dans ce nouvel environnement d’exécution.

Abstract :
Over the past decade, processors have drastically reduced their power consumption. However, the demand for energy reduction techniques has never been so high. Indeed, with the increasing size of high performance machines, their power and energy consumptions have grown accordingly. They have reached a point where they have to be reduced by all possible means.
Current processors allow an interesting feature, they can change their operating frequency at run-time. As granted by transistor physics, lower frequency hopefully means lower energy consumption. This thesis investigates to which extent this processor feature, called DVFS, can be used to save energy.
First, a simple machine is analyzed to have a complete understanding of the different power consumers and where optimizations can be focused. Second, the power consumption of a processor depends on the applications being executed. The focus is then put on applications to understand their impacts on energy consumption. Based on the gathered insights, multiple tools targeting energy savings on a single processor are created. REST, the most naive, tries to adapt the processor state to the stress generated by the application, hoping for energy reduction. The second, UtoPeak, computes the maximum energy reduction one can expect for any tool using DVFS. The last one, FoREST, was created in order to correct all the flaws of REST and target maximum energy reduction. Last, scientific applications generally need more than one processor to be executed in a decent time. The thesis also presents a first attempt to compute a lower bound in energy reduction when considering this new execution context.
Informations complémentaires
Philippe CLAUSS, Professeur des Universités, à l’Université de Strasbourg/Laboratoire des Sciences de l'Ingénieur, de l'Informatique et de l'Imagerie - UMR 7357 - Illkirch - Rapporteur
Christine EISENBEIS, Directeur de Recherche, à l’INRIA/Laboratoire de Recherche en Informatique (LRI) - Orsay - UMR 8623 - Rapporteur
William JALBY, Professeur des Universités, à l’Université de Versailles Saint-Quentin-en-Yvelines/Laboratoire Parallélisme, Réseaux, Système,
Modélisation (PRISM) - Versailles - Directeur de thèse
Jean-Christophe BEYLER, Ingénieur de Recherche, à Intel Corporation - Santa Clara (Etats-Unis) - Examinateur
Claude TIMSIT, Professeur Emérite, à l’Université de Versailles Saint-Quentin-en-Yvelines/Laboratoire Parallélisme, Réseaux, Système,
Modélisation (PRISM) - Versailles - Examinateur
Pierre VIGNERAS, Ingénieur de Recherche, à ATOS - Bruyères-le-Châtel - Examinateur
Contact :
dredval service FED :